Intelov proces od 10 nm: to je više od samo skaliranja čipova

U nizu jučerašnjih prezentacija, Intel je dao mnogo više detalja o svom predstojećem 10nm postupku izrade naprednih procesora, otkrio novi 22nm FinFET postupak dizajniran za manje i niže troškove uređaja, predložio novu metriku za usporedbu čvorova čipa i općenito gurnuo ideja da je "Mooreov zakon živ i zdrav." Najviše me se isticala ideja koja će iako procesori i dalje postati gušće , poteškoće i troškovi novih procesnih čvorova natjerat će na potpuno preispitivanje načina na koji će čipove oblikovati u budućnosti.

Mark Bohr, Intel Senior Kolega i direktor procesne arhitekture i integracije, dao je Intelovoj uobičajenoj raspravi o tome kako vodi industriju poluvodiča u procesnoj tehnologiji. Rekao je da Intel i dalje ima trogodišnju prednost u odnosu na konkurente, iako su ljevaonice čipova poput Samsung-a i TSMC-a usred implementacije procesa nazvanog 10 nm prije nego što će Intel-ovi 10nm proizvodi izaći na kraj godine. Bohr je rekao da je Intel predstavio većinu glavnih napretka u industriji u proteklih 15 godina, uključujući naprezanje silicijuma, metalna vrata s visokim k i tranzistore FinFET (koji je Intel u početku nazvao Tri-Gate, iako se od tada vratio u upotrebu industrijskog standardnog naziva),

Bohr je rekao da brojevi čvorova koje koriste svi proizvođači više nemaju smisla, a umjesto toga pozvao je na novo mjerenje na osnovu broja tranzistora podijeljenog na površinu stanice, pri čemu će NAND stanice računati na 60 posto mjerenja, a Scan Flip-Flop Logičke ćelije broje 40 posto (da budemo jasni, on misli ne na stanice NAND flash memorije, već na NAND ili "negativne I" kapije logike). To vam daje mjerenje u tranzistorima po kvadratnom milimetru, a Bohr je pokazao grafikon koji odražava Intelova poboljšanja u takvoj mjeri, u rasponu od 3, 3 milijuna tranzistora / mm ² na 45 nm do 37, 5 milijuna tranzistora / mm2 na 14 nm i prelaska na preko 100 milijuna tranzistora / mm ² na 10 nm.

Proteklih nekoliko godina Intel je kao mjerenje koristio logičku visinu puta visine vrata, ali Bohr je rekao da to više ne bilježi sav napredak koji Intel ostvaruje. Rekao je da ta mjera ostaje dobra relativna metoda usporedba, ali nije dao tvrdi broj.

Bohr je rekao da, iako se vrijeme između čvorova produžava - Intel više nije u mogućnosti unositi nove čvorove svake dvije godine - kompanija je u mogućnosti postići bolje od uobičajenog skaliranja područja koje Intel naziva " hiper skaliranje . "Pokazao je grafikon koji pokazuje da je i za 14 nm i za 10 nm Intel mogao napraviti logičko područje veličine 37 posto veličine logičkog područja na prethodnom čvoru.

Bohr je napomenuo da se ostali dijelovi procesora - osobito statička memorija sa slučajnim pristupom i ulazno-izlazni krug - ne smanjuju jednakom brzinom kao logički tranzistori. Sve zajedno, rekao je da će poboljšanja skaliranja omogućiti Intel-u da uzme čip koji bi zahtijevao 100 mm ² na 45 nm i napravio ekvivalentni čip u samo 7, 6 mm ² na 10 nm, pretpostavljajući da nema promjena u značajkama. (Naravno, u stvarnom svijetu svaka sljedeća generacija čip dodaje još značajki.)

Stacy Smith, Intelov izvršni potpredsjednik za proizvodnju, poslovanje i prodaju, rekao je da je rezultat, iako traje duže između čvorova, dodatno skaliranje rezultiralo istim međugodišnjim poboljšanjima kao i prethodna dvogodišnja s vremenom kadence.

Ruth Brain, Intel Kolega i direktor tehnologije za povezivanje i integracije, govorio je o postojećoj tehnologiji tvrtke 14 nm, koja je započela s proizvodnjom 2014. godine, i rekao da je po gustoći sličan proizvodima od 10 nm koji drugi počinju isporučivati ​​ove godine.

Objasnila je kako je taj proces uveden " hiper skaliranje , „dijelom pomoću učinkovitije tehnike višestrukog iscrtavanja za stvaranje finijih karakteristika od 80nm ili tako velikih linija koje trenutni potopni skeneri od 193nm mogu stvoriti u jednom prolazu. Intel je rekao da je pomoću tehnologije nazvane„ samoprilagođeno dvostruko uzorkovanje "(SADP), umjesto metode Litho-Etch-Litho-Etch koju koriste ostali proizvođači, može dobiti preciznije i dosljednije rezultate što dovodi do boljih prinosa i performansi.

Općenito, Brain je rekao da je upotreba hiper skaliranje rezultira 1, 4 puta više jedinica po dolaru nego što bi to omogućilo tradicionalno skaliranje, a to rezultira otprilike ekvivalentom uštede koju bi Intel stekao da je industrija prešla s silikonskih rezina od 300 mm na 450 mm (širok prekidač raspravlja, ali čini se da je za sada napuštena).

Kaizad Mistry, korporativni potpredsjednik i ko-direktor razvoja logičke tehnologije, objasnio je kako hiper skaliranje tehnike se koriste na 10 nm i dao je više detalja o 10nm procesu tvrtke, što je opisao kao "puna generacija ispred" ostalih 10nm tehnologija. Sveukupno, rekao je da će 10nm čvor pružiti ili 25-postotno poboljšanje performansi pri istoj snazi ​​ili gotovo 50-postotno smanjenje snage pri istoj izvedbi u usporedbi s 14nm čvorom.

Mistry je opisao Intelov proces korištenjem zalaza vrata 54nm i visine ćelije 272nm, kao i visine peraja od 34nm i minimalnog metalnog nagiba od 36nm. U osnovi, rekao je da to znači da imate peraje koje su 25 posto veće i 25 posto bliže razmaknute nego na 14 nm. Djelomično, rekao je, to je postignuto korištenjem "samoprilagođenog četverostranog uzorkovanja", uzimajući proces koji je Intel razvio za 14nm multi-patterning i još više ga proširio, zauzvrat omogućavajući manje mogućnosti. (No napomenuo bih da ovo, čini se, ukazuje da nagib vrata ne može se smanjiti tako brzo kao prethodne generacije.)

Dvije nove hiper skaliranje napredak je također pomogao, rekao je. Prvi od njih je "kontakt preko aktivan vrata ", što znači da mjesto na kojem kapija prelazi a peraje stvoriti tranzistor sada je izravno iznad vrha, a ne odmah ispod njega. On je rekao da je time dobiveno još 10 posto veličine iznad skaliranja visine tona. Druga tehnika, za koju je Mistry rekao da je korištena i prije, ali ne s FinFET tranzistorima, naziva se "jednostruka vrata". U generaciji od 14 nm, rekao je, Intelovi tranzistori imali su pune "lutke" na rubu svake logičke ćelije; na 10nm, međutim, Mistry je rekao da na svakom rubu ima samo pola šaljivih vrata. To pruža još 20 posto učinkovitu korist od skaliranja područja, rekao je.

Zajedno, rekao je Mistry, ove tehnike omogućavaju poboljšanje gustoće tranzistora od 2, 7 puta i omogućavaju tvrtki da proizvede preko 100 milijuna tranzistora po kvadratnom milimetru.

Mistry je također jasno dao do znanja da, kao i kod 14 nm, sve duže vremensko razdoblje između procesnih čvorova omogućilo je tvrtki da svake godine malo čvori. Mistry opisani u općenitim uvjetima planiraju dva dodatna čvora proizvodnje 10 nm s poboljšanim performansama. (Bilo mi je zanimljivo - i pomalo zabrinjavajuće - da, iako ovi grafikoni pokazuju da 10 nm čvorovi očito zahtijevaju manju snagu od 14 nm čvorova, sugeriraju da prvi 10nm čvorovi neće ponuditi toliku performansu kao zadnji 14nm.)

Rekao je da će 10nm ++ proces pružiti dodatnih 15 posto boljih performansi pri istoj snazi ​​ili 30 posto smanjenja snage pri istoj izvedbi u usporedbi s izvornim 10nm procesom.

Kasnije je Murthy Renduchintala, predsjednik klijenta i IoT poduzeća i grupa za arhitekturu sustava, bio izričitiji i rekao je da temeljni proizvodi imaju za cilj poboljšanje performansi od 15 posto svake godine na „godišnjoj kadenci proizvoda“.

Bohr se vratio kako bi opisao novi postupak nazvan 22 FFL, što znači 22nm obrada koristeći FinFET-ove sa niskim propuštanjem. Rekao je da ovaj proces omogućuje do 100x smanjenje istjecanja snage u usporedbi s konvencionalnim planarnim tehnologija, i imao bi viši gustoće od bilo kojeg drugog 22nm procesa, zajedno s mogućnošću visokih performansi FinFET-a. Ono što je ovdje zanimljivo jest da dizajn čipa može koristiti dvije različite vrste tranzistora unutar jednog čipa; tranzistori visokih performansi za stvari poput aplikacijske obrade i tranzistora niskog propuštanja za uvijek spojene sklopove.

To je možda dizajnirano za nadmetanje s drugim 22 nm procesima, poput procesa 22nm Global Finesa (Silikon na izolatoru). Čini se da je ideja da 22-nanm možete izbjeći dvostruko uzorkovanje i dodatne troškove koji zahtijevaju čvršći čvorovi, ali i dalje postići dobre performanse.

Renduchintala je govorio o tome kako Intel kao integrirani proizvođač uređaja (IDM) - tvrtka koja i dizajnira procesore i proizvođače - Intel ima prednost "fuzije između procesne tehnologije i razvoja proizvoda." Tvrtka može birati između više vrsta IP i procesnih tehnika, uključujući odabir tranzistora koji odgovaraju svakom njegovom dizajnu, rekao je.

Ono što mi se činilo najzanimljivijim bila je njegova rasprava o tome kako se dizajn procesora kretao od tradicionalne monolitne jezgre do dizajna „mik i podudaraj“. Ideja heterogenih jezgara nije ništa novo, ali ideja o mogućnosti da se različiti dijelovi procesora grade na matricama koristeći različite procese sve povezane zajedno mogla bi biti velika promjena.

To omogućuje ugradbeni most za međusobno povezivanje (EMIB) koji je Intel započeo s isporukom svojih najnovijih tehnologija Stratix 10 FPGAs i razgovarao o upotrebi na budućim Xeon-ovim poslužiteljskim proizvodima na svom nedavnom danu za ulagače.

Renduchintala je opisao budući svijet u kojem procesor može imati CPU i GPU jezgre proizvedene na najnovijim i najgušćim procesima, s stvarima poput IO komponenata i komunikacija koje ne koriste toliko koristi od povećane gustoće na raniji postupak i druge stvari na još starijim čvorovima. Sve ove matrice povezane bi korištenjem ovog EMIB mosta koji omogućava brže veze od tradicionalnih paketa s više čipova, ali je niži trošak u odnosu na upotrebu silikonskog interposera.

Ako se sve ovo dogodi, cijeli okvir novih procesora mogao bi se promijeniti. Od dobivanja novog procesora u potpunosti izrađenog na novom procesu svakih nekoliko godina, možda idemo prema svijet što uključuje mnogo postupniju promjenu tehnologije procesa samo u dijelovima čipa. To otvara i mogućnost dodavanja mnogo više stvari samom čipu, od integriranja više IO-a komponente, na različite vrste memorije. Dugoročno gledano, to bi moglo značiti za velike promjene u radu čipova - i sustava koje napajaju.

Michael J. Miller glavni je informatički službenik u privatnoj investicijskoj tvrtki Ziff Brothers Investments. Miller, koji je bio glavni urednik PC Magazina od 1991. do 2005., napisao je ovaj blog za PCMag.com kako bi podijelio svoja razmišljanja o proizvodima koji se odnose na PC. Savjet za ulaganja ne nudi se na ovom blogu. Sve se dužnosti odbacuju. Miller radi odvojeno za privatnu investicijsku tvrtku koja u bilo kojem trenutku može uložiti u tvrtke o čijim se proizvodima govori na ovom blogu i neće biti objavljeno transakcije s vrijednosnim papirima.