Izazovi u proizvodnji čipova suočeni su s Mooreovim zakonom

Svakih nekoliko godina postoje priče o tome kako Mooreov zakon - koncept da se broj tranzistora u određenom području udvostruči svake dvije godine ili malo više - umire. Takve priče postoje već desetljećima, ali i dalje nastavljamo vidjeti nove čipove s više tranzistora svakih nekoliko godina, poprilično na rasporedu.

Primjerice, u veljači je Intel predstavio 4, 3 milijardi tranzistorski čip nazvan Xeon E7v2 ili Ivytown na 541 kvadratnom milimetrskom matricu koristeći svoj 22nm postupak. Prije desetak godina, Intelov vrhunski Xeon, poznat kao Gallatin, bio je 130 nm čip s 82 milijuna tranzistora na umrezi od 555 kvadratnih milimetara. To nije baš u skladu s udvostručenjem svake dvije godine, ali blizu je.

Naravno, to ne znači da će i dalje raditi zauvijek, a doista, stvaranje čipova prolazi kroz velike promjene koje utječu i na proizvodnju i dizajn čipova, a sve će to imati trajne posljedice na korisnike.

Najočiglednije je davno je jasno da brzine takta ne postaju brže. Uostalom, Intel je 2004. predstavio Pentium čipove koji su radili na 3, 6 GHz; danas najnoviji Core Core i7 radi na 3, 5 GHz s maksimalnom turbo brzinom od 3, 9 GHz. (Naravno, postoje neki ljudi koji preteraju, ali to je uvijek bilo tako.)

Umjesto toga, dizajneri su reagirali dodavanjem više jezgara u čipove i povećanjem učinkovitosti svake pojedine jezgre. Danas je čak i najniži čip koji možete dobiti za radnu površinu ili prijenosno računalo dvojezgreni čip, a četverojezgrene verzije su uobičajena pojava. Čak i u telefonima sada vidimo puno četverojezgrenih, pa čak i okta-jezgri dijelova.

To je izvrsno za pokretanje više aplikacija istovremeno (više zadataka) ili za aplikacije koje stvarno mogu iskoristiti više jezgara i niti, ali većina aplikacija to još uvijek ne čini. Programeri - posebno oni koji stvaraju alate za programere - proveli su puno vremena poboljšavajući rad svojih aplikacija s više jezgara, ali još uvijek postoji puno aplikacija koje uglavnom ovise o performansama s jednim navojem.

Osim toga, programeri procesora stavljaju puno više grafičkih jezgara i drugih specijaliziranih jezgara (poput onih koje kodiraju ili dekodiraju videozapis, ili kriptiraju ili dešifriraju podatke) unutar aplikacijskog procesora, u onome što je velik dio industrije nazvao heterogenom obradom. AMD, Qualcomm i MediaTek svi su gurali ovaj koncept, što doista ima smisla za neke stvari. Svakako pomaže u integraciji - čineći čipove manje i manje gladni; i čini se da ima savršen smisao u mobilnim procesorima - kao što je big.LITTLE pristup koji je ARM uzeo tamo gdje kombinira snažnije, ali jače jezgre koje zahtijevaju manje snage i one koje zahtijevaju malo energije. Za mnoge od nas velika je nabava čipova koji troše manje energije za iste performanse - a samim tim i mobilnih uređaja koji duže troše na baterije.

Upotreba ogromnog broja jezgara - bilo grafičkih jezgara ili specijaliziranih x86 jezgara - svakako ima ogroman utjecaj na računalstvo visokih performansi, gdje stvari poput Nvidijine Tesla ploče ili Intelove Xeon Phi (Knight's Corner) imaju ogroman utjecaj. Doista, većina vrhunskih superračunala danas koristi jedan od ovih pristupa. No, i dalje djeluje samo za određene vrste korištenja, prije svega za aplikacije prvenstveno za aplikacije koje koriste naredbe SIMD (jedna instrukcija, više podataka). Za ostale stvari, ovaj pristup ne djeluje.

I ne radi se samo o tome da se čipovi ne mogu brže pokretati. S proizvodne strane postoje i druge prepreke za stavljanje više tranzistora na matricu. Tijekom proteklog desetljeća vidjeli smo sve vrste novih tehnika izrade strugotina, krećući se od tradicionalne smjese silicija, kisika i aluminija prema novim tehnikama poput "napregnutog silicija" (gdje inženjeri protežu atome silicija), zamjenjujući vrata s metalnim vratima visokog K / metala, a u posljednje vrijeme kreću se od tradicionalnih ravnih vrata prema trosmjernim vratima poznatim kao IntelFET ili "TriGate" u Intelovom jeziku. Prve dvije tehnike sada koriste svi napredni proizvođači čipova, a ljevaonice planiraju uvesti FinFET-ove u sljedećoj godini ili otprilike, nakon uvođenja Intelove 2012. godine.

Jedna od alternativa naziva se FD-SOI (potpuno iscrpljeni silicijski izolator), tehnika koju je posebno pogodila ST Microelectronics koja koristi tanki izolacijski sloj između silikonske podloge i kanala za bolju električnu kontrolu sitnih tranzistora, u teorija pruža bolje performanse i nižu snagu. No, za sada se čini da to nema ni zamah velikih proizvođača koje imaju FinFET-ovi.

U posljednje vrijeme Intel je postigao veliki napredak u tome da napravi čipiranje, i doista je počeo otpremati količinsku proizvodnju svojih Core mikroprocesora u svom 22nm procesu s tehnologijom TriGate prije otprilike dvije godine, a planira isporuku 14nm proizvoda u drugoj polovici ove godine. U međuvremenu, velike tvornice čipova planiraju u 20 nm količinskoj proizvodnji kasnije ove godine koristeći tradicionalne planarne tranzistore, s 14 ili 16 nm proizvodima s FinFET-ovima za sljedeću godinu.

Intel je pokazao slajdove koji pokazuju koliko je naprijed u gustoći čipova, poput ovog iz dana analitičara:

Ali livnice se ne slažu. Evo slajda najnovijeg poziva investitora tvrtke TSMC, koji kaže da bi taj problem mogao zatvoriti sljedeće godine.

Očito, samo će vrijeme pokazati.

U međuvremenu, dobivanje manjih dimenzija kalupa teže je s tradicionalnim alatima za litografiju koji se koriste za urezanje linija u silikonski čip. Imerzijska litografija, koju je industrija koristila godinama, dosegla je svoju granicu, pa se prodavači sada okreću "dvostrukom uzorkovanju" ili čak više prolaza kako bi dobili finije dimenzije. Iako smo u posljednje vrijeme postigli određeni napredak, dugo iščekivani pomak prema ekstremnoj ultraljubičastoj (EUV) litografiji, koji bi trebao pružiti finiju kontrolu, ostaje još mnogo godina.

Stvari poput FinFET-a i višestrukog uzorkovanja pomažu u stvaranju čipsa nove generacije, ali uz sve veće troškove. Doista, nekoliko analitičara kaže da trošak po tranzistoru proizvodnje na 20 nm možda neće biti poboljšanje u odnosu na cijenu od 28 nm, zbog potrebe dvostrukog uzorkovanja. A nove strukture poput FinFET-a vjerojatno će biti i skuplje, barem na početku.

Kao rezultat toga, mnogi proizvođači čipova traže još egzotičnije metode poboljšanja gustoće, čak i ako tradicionalne tehnike Moore's Law ne djeluju.

NAND flash memorija koristi najnapredniju tehnologiju procesa, tako da već ima ozbiljnih problema s konvencionalnim horizontalnim skaliranjem. Rješenje je stvoriti vertikalne NAND žice. Pojedinačne memorijske ćelije neće biti manje, ali zato što toliko možete složiti jedna na drugu - sve na istoj podlozi, dobivate mnogo veću gustoću u istom podnožju. Na primjer, 16-slojni 3D NAND čip proizveden na 40nm procesu bio bi otprilike ekvivalentan uobičajenom 2D NAND čipu napravljenom na 10nm procesu (najnapredniji proces koji se trenutno koristi je 16 nm). Samsung kaže da već proizvodi svoj V-NAND (Vertical-NAND), a Toshiba i SanDisk će slijediti ono što naziva p-BiCS. Micron i SK Hynix također razvijaju 3D NAND, ali čini se da su usredotočeni na standardni 2D NAND u narednih nekoliko godina.

Imajte na umu da ovo nije isto što i slaganje 3D čipova. DRAM memorija također udara u zid skaliranja, ali ima drugačiju arhitekturu koja zahtijeva po jedan tranzistor i jedan kondenzator u svakoj ćeliji. Ovdje je rješenje postavljanje više proizvedenih DRAM memorijskih čipova jedan na drugi, bušenje rupa kroz podloge i njihovo spajanje pomoću tehnologije koja se naziva „silicij-vias“ (TSV). Krajnji rezultat je isti - veća gustoća u manjem tragu - ali više je naprednog postupka pakiranja nego novog postupka izrade. Industrija planira upotrijebiti istu tehniku ​​za slaganje memorije na vrh logike, i to ne samo za rezanje otisaka, već i za poboljšanje performansi i smanjenje snage. Jedno rješenje koje je dobilo puno pažnje je Micronova hibridna memorijska kocka. Na kraju se 3D slaganje čipova može upotrijebiti za stvaranje moćnih mobilnih čipova koji kombiniraju CPU, memoriju, senzore i ostale komponente u jednom paketu, ali postoji još mnogo problema koje treba riješiti s proizvodnjom, testiranjem i radom takozvanih heterogenih 3D hrpe.

Ali sljedeća generacija tehnika o kojoj su proizvođači čipova razgovarali čini se mnogo egzotičnijom. Na konferencijama o čipovima čujete puno o usmjernom samo-sklopu (DSA), u kojem će se novi materijali zapravo sastaviti u osnovni tranzistorski obrazac - barem za jedan sloj čipa. Zvuči pomalo kao znanstvena fantastika, ali znam brojne istraživače koji vjeruju da to zaista uopće nije daleko.

U međuvremenu, drugi istraživači promatraju klasu novih materijala - poznati kao III-V poluvodiči u tradicionalnijim stilovima izrade; dok drugi promatraju različite strukture poluvodiča kako bi dopunili ili zamijenili FinFET-ove, poput nanovodiča.

Druga metoda smanjenja troškova je izrada tranzistora na većoj rezini. Industrija je prošla kroz takve prijelaze prije nego što je prije desetak godina prešla sa reznica od 200 mm na rezine od 300 mm (promjera oko 12 inča). Sada se mnogo govori o prelasku na rezine od 450 mm, a većina velikih proizvođača rezina i dobavljači alata stvaraju konzorcij za pregled potrebnih tehnologija. Takav prijelaz trebao bi smanjiti troškove proizvodnje, ali će donijeti visok trošak kapitala, jer će zahtijevati nove tvornice i novu generaciju alata za izradu čipova. Intel ima tvornicu u Arizoni koja bi bila sposobna za proizvodnju 450 mm, ali je odgodio naručivanje alata, a mnogi dobavljači alata odgađaju i svoju ponudu, tako da je vjerovatno da će prva stvarna proizvodnja rezina od 450 mm biti tek 2019. ili 2020. najranije.

Čini se da sve postaje teže i skuplje. Ali to je slučaj s proizvodnjom poluvodiča od početka. Uvijek je veliko pitanje hoće li poboljšanja performansi i dodatna gustoća vrijediti dodatni trošak u proizvodnji.

ISSCC: Proširenje Mooreovog zakona

Kako proširiti Mooreov zakon bila je glavna tema na prošlomjesečnoj međunarodnoj konferenciji krugova krugova (ISSCC). Mark Horowitz, profesor sa Sveučilišta Stanford i osnivač Rambusa, napomenuo je da je razlog što danas računamo u svemu tome što je računanje postalo jeftino, zbog Mooreovog zakona i Dennardovih pravila o skaliranju. To je dovelo do očekivanja da će računarski uređaji postati sve jeftiniji, manji i moćniji. (Stanford je tijekom vremena zacrtao performanse procesora na cpudb.stanford.edu).

Ali napomenuo je da je taktna frekvencija mikroprocesora prestala skalirati oko 2005. jer je gustoća snage postala problem. Inženjeri su dosegli stvarnu granicu snage - jer čipove ne mogu učiniti toplijima, pa su sada svi računalni sustavi ograničeni na snagu. Kao što je napomenuo, skaliranje napajanja - napon napajanja - mijenja se vrlo sporo.

Prva tendencija industrije da riješi ovaj problem je promjena tehnologije. "Nažalost nisam optimističan da ćemo pronaći tehnologiju koja će zamijeniti CMOS za računanje", rekao je, kako za tehničke, tako i za ekonomske probleme. Jedini način da se operacije u sekundi povećaju, dakle, smanjuje se energija po operaciji, rekao je, sugerirajući da zato svi danas imaju višejezgrene procesore, čak i na svojim mobitelima. Ali problem je u tome što ne možete nastaviti dodavati jezgre jer brzo postižete točku smanjenja prinosa u smislu energije i performansi. Dizajneri CPU-a o tome znaju već neko vrijeme i već duže vrijeme optimiziraju procesore.

Horowitz je rekao da ne smijemo zaboraviti na energiju koju pamćenje koristi. U svom izlaganju pokazao je energetski slom za trenutni, neidentificirani 8-jezgreni procesor u kojem su jezgre CPU-a koristile oko 50 posto energije, a on-mat memorija (L1, L2 i L3 cache) koristi ostalih 50 posto, To čak ne uključuje vanjsku DRAM sistemsku memoriju, što bi moglo završiti s 25 posto više ukupne potrošnje energije u sustavu.

Mnogi ljudi govore o korištenju specijaliziranog hardvera (poput ASIC-a) koji može biti tisuću puta bolji u odnosu na energiju po operaciji u usporedbi s procesorima opće namjene. No, kao što je napomenuo Horowitz, učinkovitost ovdje dolazi dijelom jer se koristi za specifične aplikacije (kao što su obrada modema, obrada slike, kompresija i dekompresija videozapisa) koji u osnovi ne pristupaju puno memoriji. Zato se toliko pomaže energijom - ne radi se toliko o hardveru, već o premještanju algoritma na znatno ograničeniji prostor.

Loša vijest je da to znači da su aplikacije koje možete graditi ograničene. Dobra vijest je da ćete možda moći izgraditi općenitiji motor koji može podnijeti ovakve aplikacije s "visokom lokacijom", što znači da ne trebaju pristupiti memoriji. On se odnosi na to kao model Visokog lokalnog računanja i "aplikacije šablona" koje se na njemu mogu pokretati. To, naravno, zahtijeva novi model programiranja. Stanford je razvio jezik specifičan za domenu, prevodilac koji može sastaviti te aplikacije stencil i pokrenuti ih na FPGA i ASIC.

Također na konferenciji ISSCC-a, Ming-Kai Tsai, predsjedatelj i predsjednik Uprave MediaTeka, rekao je da ljudi od početka devedesetih pitaju koliko će Mooreov zakon zapravo trajati. No, kako je Gordon Moore rekao na ISSCC-u 2003., "Nijedna eksponencija nije zauvijek. Ali možemo je odgoditi zauvijek." Industrija je napravila sjajan posao podržavajući Mooreov zakon manje-više, rekao je. Trošak tranzistora nastavio je svoj povijesni pad. Za cijenu od 100 grama riže (oko 10 centi), 1980. ste mogli kupiti samo 100 tranzistora, ali do 2013. mogli ste kupiti 5 milijuna tranzistora.

Tsai je rekao da su mobilni uređaji postigli strop jer procesori ne mogu učinkovito raditi na brzinama većim od 3 GHz i jer se tehnologija baterija nije puno poboljšala. MediaTek radi na ovom problemu pomoću višejednih CPU-a i heterogene višeprocesiranja (HMP). Kazao je da je tvrtka prvi pravi 8-jezgreni HMP procesor predstavila 2013., a ranije ovog tjedna najavila je četverojezgreni procesor pomoću svoje PTP (Performance, Thermal and Power) tehnologije za dodatno povećanje performansi i smanjenje snage. Također je govorio o brzom napretku u povezanosti. Mnogi mobilni programi koji su ranije bili nemogući sada su održivi zbog ovih poboljšanja WLAN i WWAN mreža, rekao je.

MediaTek radi na različitim tehnologijama za "Cloud 2.0", uključujući rješenja za bežično punjenje, SoC "Aster" za nosive stvari (dimenzije samo 5, 4x6, 6 milimetara) i heterogene sustave kao dio HSA fondacije, rekao je. Cloud 2.0, prema Tsai, obilježit će mnogo više uređaja - posebno nosivih - s puno više radija; više od 100 radija po osobi do 2030. godine.

Veliki izazovi za Cloud 2.0 bit će energija i propusnost, rekao je Tsai. Prvi će zahtijevati inovativne integrirane sustave, hardverska i softverska rješenja; bolja tehnologija baterije; i neki oblik skupljanja energije. Drugo će zahtijevati učinkovitiju upotrebu raspoloživog spektra, adaptivne mreže i pouzdaniju povezanost.

Što god se događa s izradom čipova, sigurno će dovesti do novih aplikacija i novih odluka s kojima će se suočiti proizvođači čipova, dizajneri proizvoda i krajnji krajnji korisnici.