Što slijedi za čipove na poslužitelju?

Na ovotjednoj konferenciji Hot Chips najzanimljivije najave bile su o vrhunskim procesorima. Dizajnirani su za velike sustave koji se temelje na Unixu, ali pokazuju koliko snage današnji čipovi visokog ranga mogu isporučiti. Nisu oni sustavi koje većina nas pokreće u korporacijskim poslužiteljskim policama ili koje vidite u centrima podataka s velikim razmjerom, već su oni koji pokreću kritične aplikacije u velikim poduzećima ili možda u visokim performanse računalnih situacija.

Svake godine Hot Chips je mjesto gdje su takvi čipovi detaljno upoznati. Prošle godine smo vidjeli IBM-ove Power 7+ i zNext, Fujitsu-ove SPARC64 X i Oracle-ove SPARC T5, a ove smo godine saznali više detalja o z-seriji, Oracleovom SPARC M6, kao i nasljednike u IBM Power i Fujitsu SPARC X seriji.,

Najfascinantniji od njih bio je IBM-ov Power8, koji će imati 12 jezgara, od kojih svaka može pokrenuti do osam niti, s 512 KB predmemorije SRAM Level 2 po jezgri (6MB ukupno L2) i 96MB zajedničkog ugrađenog DRAM-a kao predmemorije razine 3. Djelomično, ono što sustav čini toliko neobičnim je novi čip memorijskog međuspremnika zvan Centaur, koji sadrži 16 MB ugrađene DRAM-e u L4 predmemoriju i memorijski kontroler. Svaki Power8 čip može se spojiti na njih osam (za ukupno 96MB ugrađenih DRAM L4 off-chip). Imajte na umu da svaki Centaur također ima četiri DDR priključka velike brzine za ukupni memorijski kapacitet od 1TB po utičnici.

Power8 će biti veliki čip veličine 650 mm ², proizveden na IBM-ovom 22nm SOI procesu. (To je samo po sebi izvanredno, jer je IBM možda jedina tvrtka koja prodaje taj proces.) U usporedbi s prethodnom generacijom Power 7+, koja je proizvedena na 32 nm SOI procesu, Power8 bi trebao imati više od dvostrukog propusnog opsega memorije od 230 GBps. IBM kaže da bi svaka jezgra trebala imati 1, 6 puta veću performansu Power7 na jednopolnim aplikacijama i dvostruko više SMT (simetričnih višeslojnih) performansi.

IBM je prešao s vlasničkog sučelja na podršku za PCIe Gen 3 s vlastitim procesorskim sučeljem Koherencije Prilog (CAPI), omogućujući akceleratorima poput FPGA (potpuno programibilni nizovi vrata, koji se koriste za ubrzavanje određenih aplikacija) da imaju punu koherenciju keš memorije. A ona je također rekla da će licencirati jezgre kao dio nedavno najavljenog Konzorcija otvorene moći.

Tvrtka je rekla da su njeni tradicionalni kupci Power Systems banke, financijski kupci i veliki trgovci, ali razgovarali su o radu na proširenju upotrebe koji uključuje velike podatke i analitiku. IBM još nije objavio dostupnost proizvoda, ali u razgovoru je rekao da ima "laboratorij pun sustava".

IBM je također dao više detalja o svom podsistemu zEC12, koji je prošle godine pregledan kao "zNext". Arhitektura sustava koja je dizajnirana za upotrebu u glavnim okvirima z-serije uključuje do šest čipova središnjeg procesora (CP), spojenih na sistemski kontroler (SC), a svi kombinirani na modulu s više čipova kako bi stvorili jedan čvor za sustav. (Svaki sustav može imati više čvorova.) Svaki CP ima šest jezgara 5.5GHz, svaka s vlastitim predmemorijom L1 i L2 i 48MB zajedničkog predmemorije eDRAM L3 za ukupno 2, 75 milijardi tranzistora na matricu koja mjeri 598 mm ², proizvedena na 32 nm SOI. SC ima 192Mb zajedničkog L4 eDRAM-a plus sučelja za šest CP-a, a koristi 3, 3 milijarde tranzistora na matrici koji mjeri 526 mm ², također proizvedenom na 32nm SOI.

Iz tvrtke su rekli da je ovaj čip optimiziran za visoko virtualizirana okruženja, velika radna opterećenja s jednom slikom i veliku razmjenu podataka između procesora. IBM je napomenuo da mainframs ostaju srce većine bankomata, kreditnih kartica i velikih sustava trgovina prehrambenim proizvodima.

Za Unix sustave Power se sučeljava s Intelovim Itaniumom, koji nije bio predstavljen na ovogodišnjem sajmu, i SPARC-ovim dizajnom tvrtke Oracle (zasnovan na suncu) i Fujitsu-om.

Oracle je pregledao svoj SPARC M6, koji koristi istu S3 jezgru kao i prethodni M5, koja je bila sa šest jezgara / 48 navoja s do 32 utičnice, ali trebala bi se širiti do većih dizajna. M6 će imati 12 jezgri / 96 niti s 48MB L3 predmemorije, a dizajniran je za skaliranje do 96 utičnica, koristeći čip zvan Bixby, koji djeluje kao most čip kako bi omogućio koherenciju memorije među više utičnica. (Za "ljepljivo" skaliranje može se prilagoditi do osam utičnica bez posebnog broda.) Na primjer, trenutni M5-32 sustav uključuje 32 M5 SPARC procesora i 12 Bixby čipova. M6, koji ima 4, 27 milijardi tranzistora, također će se proizvoditi na relativno standardnom 28 nm CMOS procesu.

Oracle je kazao kako je M6 prilagođen Oracleovom softveru, uključujući njegov osnovni softver i hrpu baza podataka, kao i unutarnje memorije i baze podataka.

Fujitsu je pokazao svoj SPARC64X +, njegov nasljednik SPARC64 X. Ponovo, ni ovo se ne čini velikim promjenama; Kao i njegov prethodnik, on ima 16 jezgara s dvije niti i 24 MB zajedničke predmemorije razine 2, te ima oko tri milijarde tranzistora na matrici dimenzija oko 600 mm ². Ali nudi bolje performanse, do 3, 5 GHz, i mnogo veće vrhunske performanse, a Fujitsu zahtijeva 448 gigaflopa i 102 GBps memorije. Ono mjeri do 64 utičnice, koristeći blokove od četiri CPU-a i dva križna čipa (koja naziva XB). Svaka utičnica može podržavati do 1TB DRAM-a. Jedna velika promjena je da su međusobne veze među čipovima sada puno brže.

Fujitsu je također pozvao ono što je opisao kao "softver na čip" motorima dizajniran za ubrzavanje određenih aplikacija, uključujući šifriranje, biblioteke decimalnih brojeva i obradu baza podataka.

Fujitsu i Sun razgovarali su o višegodišnjem iskustvu u dizajniranju SPARC čipova i obećali su daljnja poboljšanja.

Svi su ti procesori usmjereni na relativno male dijelove tržišta poslužitelja. Ali razmislite o temeljnoj tehnologiji: podrška za 64 ili 96 utičnica, s terabajtom memorije po utičnici, s stvarima poput ugrađene DRAM-e, bržim međusobnim povezivanjem i boljom koherentnošću. Sve je to prilično nevjerojatno i nevjerojatno moćno.